Семейство Virtex-E

Основные особенности семейства Virtex-E:

• Программируемые пользователем логические интегральные схемы, рекомендуемые для замены ASIC (applications specific integrated circuit - специализированная интегральная схема)
• Логическая ёмкость от 58К до 4М системных вентилей
• Системная частота до 320МГц
• Поддержка 3.3В, 32/64 Бит, 33/66 Мгц PCI
• Технология Virtex SelectI/O поддерживает 20 различных стандартов по вводу-выводу, среди которых LVTTL, LVCMOS2, LVCMOS18, PCI33_3, PCI66_3, GTL, GTL+, SSTL2(I), SSTL2(II), SSTL3(I), SSTL3(II), HSTL(I), HSTL(II), HSTL(III), AGP, TTL, LVDS, BLVDS, LVPECL, TTL
• Восемь специальных схем автоподстройки задержек (DLL) для улучшенного управления тактированием.
• Четыре основные сети глобального распределения сигналов тактирования с малыми разбегами фронтов, плюс 24 дополнительные локальные тактовые линии
• Иерархическая 3-х уровневая система элементов памяти:

  - распределенная, реализация на базе 4-х входового функционального генератора (4-LUT - LookUp Table) конфигурируемого либо как 16 битовое ОЗУ, либо как 16-ти битовое двухпортовое ОЗУ, либо как 16-ти битовый сдвиговый регистр, максимальный объем 1Мбит

  - встроенная блочная память, каждый блок конфигурируется как 4К-бит синхронное двухпортовое ОЗУ, максимальный объем 1120 Кбит

  - быстрые интерфейсы к внешним высокопроизводительным ОЗУ (200 МГц ZBT SRAM, 200Мбит/с DDR SDRAM)

• Специальная логика ускоренного переноса для реализации высокоскоростных арифметических операций
• Специальная поддержка умножителей
• Каскадируемые цепочки для функций с большим количеством входов
• Большое число регистров с разрешением тактирования и синхронные/асинхронные цепи установки и сброса
• Внутренние шины с тремя состояниями
• Логика переферийного сканирования в соответствии со стандартом IEEE1149.1
• Поддерживается пакетом программного обеспечения проектирования Xilinx ISE
• Производятся по технологии 0.18мкм SRAM кМОП с 6-ти слойной металлизацией
• 100% фабричное тестирование

Отличия от семейства Virtex

• Технология производства 0.18мкм SRAM кМОП с 6-ти слойной металлизацией для VirtexE, 0.22мкм SRAM кМОП с 5-ти слойной металлизацией для Virtex
• Увеличение эквивалентной логической ёмкости в 3 раза
• Увеличение числа блоков ввода-вывода в 1.5 раза (с 512 до 804)
• Увеличение быстродействия блоков ввода-вывода в 1.5 раза (с 200МГц до 311МГц)
• Увеличение максимальной ёмкости блочной памяти в 8.75 раза (с 128К Бит до 1120К Бит)
• 8 DLL в VirtexE и 4 DLL в Virtex
• Увеличение числа пользовательских блоков ввода-вывода до 560

Микросхемы с увеличенным объёмом блочной памяти

Пример обозначения:

Документация:

			1380 Kb Engl Полное описание ПЛИС семейства Virtex-E
			1040 Kb Engl Полное описание ПЛИС с увеличенным объемом блочной памяти семейства Virtex-E

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи