Семейство Virtex-II Pro

Семейство ИС Virtex-II PRO предназначено для создания проектов на основе интеллектуальных IP ядер и заказных параметризируемых модулей и оптимизировано под реализацию законченных решений в области телекоммуникаций, беспроводной связи, построения сетей, видео и цифровой обработки сигналов. В архитектуре семейства предусмотрены мультигигабитные приемо-передатчики и процессорные ядра PowerPC.

Прогрессивный КМОП технологический процесс с топологическими нормами 0.13 мкм и 9-слойной металлизацией медью. Архитектура ПЛИС Virtex-II и Virtex-II Pro одинакова для обеих серий. Большинство технических характеристик также совпадают, отличия заключаются в следующем:

• Серия Virtex-II Pro является первым семейством ПЛИС с архитектурой FPGA, в которой используются встроенные процессорные ядра PPC405 и RocketI/O приемопередатчики;
• Предельное напряжение питания периферии равно 2.5 В, а не 3.3 В, как в серии Virtex-II, а 0.13 мкм технологический процесс обеспечил уменьшение размеров кристалла и энергопотребления;
• Цоколевка и конфигурационная последовательность в микросхемах обеих серий не совпадают, но проекты, выполненные на микросхемах серии Virtex-II, могут быть перенесены на микросхемы серии Virtex-II Pro.
• Более высокое быстродействие

Основные особенности приемопередатчиков RocketIO:

• Полностью дуплексный последовательный приемопередатчик (SERDES) с пропускной способностью от 622 Мб/с до 3.125 Гб/с;
• Скорость двунаправленной передачи данных-120 Гб/c (24 каналов);
• Встроенная схема формирования и восстановления тактовых сигналов (CDR);
• Совместимость с Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) и широкополосными приемопередатчиками;
• 8-, 16-, или 32-разрядный внутренний интерфейс;
• 8Б/10Б кодер и декодер
• внутренние согласующие сопротивления 50 Oм/75 Ом приемника/передатчика, конфигурируемые пользователем;
• Программируемое выделение запятой;
• Поддержка соединений от 2-х до 24-х каналов;
• Выравнивание частоты путем введения/удаления символов;
• Пять уровней выходного дифференциального напряжения;
• Четыре уровня установки предыскажений по выбору;
• Режим внутренней петли обратной связи в каждом канале;
• Напряжение питания приемопередатчика 2.5В.

Основные характеристики процессорного блока PowerPC

• Встроенное ядро с гарвардской архитектурой и тактовой частотой до 400 МГц;
• Малое энергопотребление: 0.9 мВт/MГц;
• Пятикаскадный конвейерный тракт передачи данных;
• Аппаратные средства умножения / деления;
• Тридцать два 32-х разрядных регистра общего назначения;
• Ассоциативная двунаправленная КЭШ память команд емкостью 16КБ;
• Ассоциативная двунаправленная КЭШ память данных емкостью 16КБ;
• Блок управления памятью (Memory Management Unit-MMU):
• 64-входовые буферы трансляции-просмотра (TLB-Translation Lookaside Buffers);
• Изменяемые размеры страницы (от 1 КБ до 16 МБ)
• Интерфейс встроенной специальной памяти (OCM - On-chip Memory);
• Поддержка шинной архитектуры IBM Core Connect
• Поддержка отладки и трассировки;
• Встроенный таймер.

Минимальный набор программного обеспечения проектирования:

• ISE Foundation
• EDK - Embedded Development Kit

Документация:

2279 Kb Engl Полное описание ПЛИС семейств Virtex-II Pro/Virtex-II Pro X

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи