TMS320VC5402
Цифровые сигнальные процессоры
Отличительные особенности:
- Улучшенная архитектура с несколькими шинами - тремя раздельными 16-битными шинами памяти данных и одной шиной программной памяти
- 40-битное арифметическо-логическое устройство (АЛУ) с 40-битным параллельным сдвигателем (Barrel Shifter) и двумя независимыми 40-битными аккумуляторами
- Параллельный умножитель 17 х 17 бит совместно с 40-битным декадным сумматором обеспечивают неконвейерное умножение со сложением (MAC) за один цикл
- Модуль сравнения, выборки и хранения (Compare, Select, and Store Unit (CSSU)) для операций Сложения/Сравнения выборки (Add/Compare Selection) операторов Витерби
- Возведение в экспоненту для вычисления значения экспоненты 40-битного аккумулятора за один цикл
- Два генератора адреса с восемью вспомогательными регистрами и двумя вспомогательными модулями регистровой арифметики (ARAU)
- Шина данных с активной подтяжкой (Bus Holder)
- Шина адреса с активной подтяжкой (Bus Holder)
- Расширенный режим адресации, максимальное адресуемое пространство внешней памяти до 8M х 16 бит
- Встроенное ПЗУ 16K х 16-бит, сконфигурированное для памяти программ
- Встроенное ОЗУ 16К х 16 бит, состоящее из двух блоков по 8 К х 16 бит двухпортового ОЗУ программ/данных
- Расширенный внешний параллельный интерфейс XIO2
- Инструкции Повтор (Repeat) и Повтор блока (Block-Repeat) для программного кода, выполняемые за один такт
- Инструкции перемещения блоков памяти (Block-Memory-Move) для облегчения работы с памятью программ и данных
- Инструкции с операндами разрядностью 32 бит
- Инструкции с двумя и тремя операциями чтения операндов
- Арифметические инструкции c параллельной загрузкой и параллельным хранением
- Инструкции условного хранения
- Быстрый возврат из прерываний
- Встроенные периферийные устройства:
- Программируемые задержки и программируемое переключение банков
- Встроенный генератор с ФАПЧ с возможностью тактирования как от внутреннего, так и от внешнего источника*
- 16-битный таймер
- 6-канальный контроллер прямого доступа к памяти (DMA)
- 3 многоканальных буферизированных последовательных порта (McBSP)
- 8/16-битный расширенный параллельный порт управляющего процессора (HPI8/16)
- Универсальный асинхронный приёмопередатчик (UART) co встроенным генератором скорости передачи данных
- Режимы управления потреблением при помощи инструкций IDLE1, IDLE2 и IDLE3
- Программируемое отключение выхода CLKOUT
- Поддержка периферийного сканирования по стандарту JTAG1
- Время выполнения однотактовых инструкций с фиксированной точкой 6.25 нс (160 MIPS)
- Напряжение питания портов ввода/вывода 3.3В
- Напряжении питания ядра 1.6В
- Варианты корпусов
- 144-выводный корпус Plastic Thin Quad Flatpack (TQFP) (суффикс PGE)
- 144-выводный корпус Ball Grid Array (BGA) (суффикс GGU)
1 - Стандарт IEEE 1149.1-1990
* Встроенный генератор присутствует не во всех устройствах семейства 5402A. Дополнительная информация содержится в документе TMS320VC5402A Digital Signal Processor Silicon Errata (номер документа SPRZ018).
Расположение выводов:
Общее описание:
Цифровые сигнальные процессоры с фиксированной точкой TMS320VC5402 имеют улучшенную Гарвардскую архитектуру, обладая одной шиной программной памяти и тремя шинами данных. Кроме этого, они содержат арифметическо-логическое устройство (АЛУ) с повышенным параллелизмом, специализированные аппаратные модули, встроенную память и дополнительные периферийные устройства. Также отличительной особенностью данных ЦСП является узкоспециализированный набор инструкций, позволяющий достичь высоких скоростей обработки и повысить гибкость использования.
Раздельные пространства программы и данных обеспечивают высокую степень параллелизма, позволяя раздельный доступ к программным инструкциям и данным. За один такт выполняется две операции чтения и одна операция записи. Дополнительные возможности данной архитектуры раскрываются при использовании операций с параллельным хранением и других специализированных инструкций. Кроме этого, возможен обмен данными между пространствами программы и данных. Расширенный параллелизм поддерживается мощным набором арифметических, логических и битовых операций, выполняемых за один такт. Также процессоры TMS320VC5402 содержат механизмы управления прерываниями, повторяемыми операциями и вызовами функций.
Документация:
| |
 |
971 kB Engl Полное описание микросхем TMS320VC5402 |
| |
 |
RUS Контроллеры семейства C5000. Архитектура |
| Получить консультации и преобрести компоненты вы сможете у официальных поставщиков фирмы Texas Instruments, |
|
