Контроллер синхронизации

Контроллер синхронизации микропроцессоров семейства AT8xC5132 основан на встроенном задающем генераторе, тактирующем встроенную систему фазовой автоподстройки частоты (ФАПЧ). Все внутренние синхроимпульсы для тактирования периферийных устройств и вычислительного ядра вырабатываются этим контроллером.

Задающий генератор

Выводы X1 и X2 микроконтроллеров семейства AT8xC5132 являются входом и выходом встроенного однокаскадного инвертора (см. рисунок 5), который при помощи внешних компонентов может быть настроен на работу в режиме автогенератора (см. рисунок 6). Номиналы конденсаторов и типы кварцевых резонаторов приведены в разделе "Статические характеристики" полного описания микроконтроллера.

Задающий генератор вырабатывает три различных синхросигнала: синхроимпульсы для системы ФАПЧ, синхроимпульсы для вычислительного ядра микропроцессора и синхроимпульсы для периферийных модулей микропроцессора (см. рисунок 5). В некоторых режимах снижения потребления эти синхроимпульсы могут не вырабатываться (подробнее см. в разделе "Управлении питанием" полного описания микроконтроллера). Периферийные синхроимпульсы используются для синхронизации работы модулей нулевого и первого таймеров (Timer0 и Timer1), контроллера мультимедийных карт (MMC), АЦП, модуля SPI интерфейса и портов ввода-вывода.

Рисунок 5. Структурная схема и обозначения задающего генератора

Режим "Х2"

В отличие от стандартных микроконтроллеров семейства 80C51, длительность машинного цикла которых равняется 12 тактовым циклам, микроконтроллеры AT8xC5132 имеют длительность машинного цикла всего 6 тактовых циклов. Эта режим, называющаяся "X2", может быть включена установкой бита X2 в регистре CKCON и позволяет микроконтроллерам семейства AT8xC5132 работать в режимах с длительностью машинного цикла 6 или 12 тактовых циклов. Как показано на рисунке 5, эта режим влияет на частоту синхро импульсов как вычислительного ядра, так и периферийных модулей. На рисунке 7 показаны формы синхро сигналов в зависимости от значения бита X2. После сброса микропроцессор работает в стандартном режиме. В этом режиме частота синхроимпульсов вычислительного ядра и периферийных модулей равняется поделенной на 2 частоте задающего генератора, а в режиме "X2" частота этих импульсов равняется частоте задающего генератора.

Замечание: Значение бита X2 при сбросе зависит от значения бита X2B в аппаратном байте (см. Таблицу 21 полного описания микроконтроллера). Микроконтроллер AT89C5132 имеет Flash память, поэтому он может запуститься как в стандартном, так и в "Х2" режиме в зависимости от установленного значения бита X2B. AT83C5132 имеет ОТР память, поэтому он всегда загружается в стандартном режиме. Бит X2B может переключить микроконтроллер в режим "Х2" уже программно.

Рисунок 6. Подключение кварцевого резонатора

Рисунок 7. Формы сигналов при переключении режимов работы

Замечание: Для исключения некорректной работы в режиме "Х2" следует помнить, что периферийные модули, использующие для тактирования внутренний синхро сигнал, в этом режиме будут отсчитывать интервалы времени в два раза быстрее. Например, таймер, тактирующийся от задающего генератора и генерирующий в стандартном режиме прерывание каждые 20 мс, в режиме "Х2" будет генерировать их каждые 10 мс.

Система фазовой автоподстройки частоты (ФАПЧ)

Описание ФАПЧ

Система ФАПЧ AT8xC5132 используется для генерации высокочастотных импульсов (синхро импульсы ФАПЧ) из низкочастотных синхроимпульсов внешнего задающего генератора (синхроимпульсы задающего генератора). Синхроимпульсы ФАПЧ используются для тактирования аудио и USB интерфейсов. На рисунке 8 показана структурная схема системы ФАПЧ.

Блок PFLD состоит из фазового дискриминатора и детектора захвата. Этот блок выполняет сравнение фаз сигнала задающего генератора и деленного на N высокочастотного сигнала ФАПЧ, поступающего из делителя R, и в зависимости от взаимного положения фронтов этих импульсов вырабатывает импульсы Up или Down. Бит PLLEN в регистре PLLCON используется для активизации режима генерации высокочастотных импульсов. Когда система ФАПЧ находится в режиме захвата, бит PLOCK в регистре PLLCON устанавливается.

Блок CHP - источник накачки, который вырабатывает опорное напряжение для генератора, управляемого напряжением (VCO), увеличивая или уменьшая напряжение внешнего фильтра, подключенного к выводу PFILT (см. рисунок 9). Номиналы элементов этого фильтра указаны в разделе "Статические характеристики" полного описания микроконтроллера.

Блок VCO - генератор, управляемый напряжением, который преобразует опорное напряжение Vref в опорный сигнал. Этот блок вырабатывает прямоугольный сигнал - синхро сигнал ФАПЧ.

Рисунок 8. Структурная схема и обозначения системы ФАПЧ

Число 9. Подключение внешнего фильтра ФАПЧ

Программирование ФАПЧ

Алгоритм программирования ФАПЧ показан на рисунке 10. Для того, чтобы быть уверенным, что генерация синхро импульсов устойчива, необходимо после активизации режима генерации синхроимпульсов дождаться установления флага захвата системы ФАПЧ. Частота синхро импульсов системы ФАПЧ будет зависеть от частоты синхро импульсов аудио интерфейса.

Рисунок 10. Алгоритм программирования системы ФАПЧ

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи