A49LF040
КМОП флэш-память размером 4 Мбит, напряжением питания 3,3В и интерфейсом LPC
Отличительные особенности:
- Работа от одного источника питания
- Малый диапазон питающего напряжения: 3.0-3.6 В для чтения и записи
- Стандартный интерфейс Intel LPC
- Совместимость чтения с интерфейсом Intel® LPC
- Конфигурация памяти
- 512K x 8 (4 Мбит)
- Блочная архитектура
- Пространство 4 Мбит разбито на 8 равных блоков по 64 кбайт
- Поддержка стирания всей микросхемы в режиме адресно-адресного мультиплексирования (режим «A/A Mux»)
- Возможность автоматического стирания и программирования
- Встроенные алгоритмы побайтного программирования и стирания блока/всей микросхемы
- Типичная скорость программирования 10 мкс/байт
- Типичная скорость стирания блока 1 секунда
- Два рабочих режима
- Режим LPC для внутрисистемной работы
- Режим A/A Mux для промышленных программаторов
- Режим LPC
- Синхронная работа с шиной PCI на частоте 33 МГц
- 5-пров. коммуникационный интерфейс для внутрисистемного чтения и записи
- Стандартный набор команд SDP
- Функции опроса данных (I/O7) и переключающегося бита (I/O6)
- 4 входа идентификации для адресации к конкретной микросхеме
- 5 универсальных входа, связанные с входным регистром
- Вывод TBL# для аппаратной защиты от записи загрузочного блока
- Вывод WP# для аппаратной защиты от записи всего массива памяти, за исключением загрузочного блока
- Режим A/A Mux
- 11 мультиплексированных адресных выводов и 8 выводов данных
- Поддержка быстрого программирования программаторами ЭППЗУ
- Стандартный набор команд SDP
- Функции опроса данных (I/O7) и переключающегося бита (I/O6)
- Малое энергопотребление
- 12 мА в активном режиме чтения
- 24 мА в режиме программирования/стирания
- Высокая износостойкость
- Гарантированное количество циклов программирование/стирание: 100’000 для каждого блока
- Минимальная длительность хранения данных: 20 лет
- Корпус
- 32-выв. (8 мм x 14 мм) TSOP (тип 1)
- 32-выв. PLCC
Структурная схема A49LF040:
Расположение выводов в 32-выв. корпусе PLCC A49LF040:
Расположение выводов в 32-выв. корпусе TSOP A49LF040:
Общее описание:
A49LF040 – микросхема флэш-памяти, которая разработана с учетом совместимости с интерфейсом Intel LPC (Low Pin Count – малое количество выводов), версия требований 1.1. Микросхема работает от одного источника питания напряжением 3.0…3.6В и поддерживает как внутрисистемную, так и внесистемную работу (чтение/запись). Поддерживаются функции защиты от записи и обновления кода и данных, а также предусмотрены 5 дополнительных выводов для организации ввода общего назначения. Поддерживаются два режима интерфейса: режим LPC и режим A/A Mux для быстрого программирования в промышленных программаторах.
Память разделена на 8 равных блоков размером 64 кбайт каждый, которые раздельно стираются, не повреждая данные в других блоках. Блоки также раздельно защищены для предотвращения негативного влияния случайного вызова команд программирования/стирания. Программирование и стирание инициируется путем ввода соответствующих команд, которые активизируют внутреннюю логику на автоматическое управление процессом стирания/программирования. После выполнения стирания программирование выполняется в побайтном режиме. Помимо блочного стирания в режиме A/A Mux поддерживается стирание всей памяти. В обеих режимах, LPC и A/A Mux, A49LF040 выполняет функции определения статуса, в т.ч. опрос данных и переключающийся бит (Toggle Bit). Считыванием данных бит можно определить состояние программирования или стирания (в процессе или завершен).
A49LF040 выпускается в 32-выв. корпусе TSOP и 32-выв. корпусе PLCC.
Описание выводов:
| Обозначение |
Наименование |
Тип |
Интерфейс |
Описание |
A/A
Mux |
LPC |
| A10-A0 |
Адрес |
Ввод |
х |
|
Адресные входы в процессе чтения и записи в режиме «A/A Mux». Адреса строк и столбцов фиксируются через вход R/C#. |
| I/O7-I/O0 |
Данные |
Ввод-вывод |
х |
|
Вывод данных при чтении и ввод данных при записи в режиме «A/A Mux». Когда OE# =1 выводы переходят в 3-е состояние. |
| OE# |
Чтение |
Ввод |
х |
|
Управление выходным буфером данных |
| WE# |
Запись |
Ввод |
х |
|
Управление записью |
| MODE |
Конфигурация интерфейса |
Ввод |
х |
х |
Выбор активного интерфейса. Если подать лог. 1, то разрешается режим «A/A Mux», если лог.0, то активизируется режим LPC.
Данный вывод необходимо инициализировать при подаче питания и перед возвратом из сброса и не должен меняться в процессе работы. На этом входе имеется внутренний подтягивающий к плюсу резистор номиналом 20-100 кОм. |
| INIT# |
Инициализация |
Ввод |
|
х |
Дополнительный вход сброса для внутрисистемного использования. INIT# и RST# инициализируют ИС при подаче низкого уровня. |
| ID[3:0] |
Идентификационные входы |
Ввод |
|
х |
Четыре входа к блоку, который позволяет адресовать на одной шине несколько LPC-устройств. Для идентификации компонента необходимо соответствующим образом задать входную комбинацию. Загрузочное устройство должно иметь ID[3:0]=0000, а у всех последующих устройств рекомендуется использовать последовательное приращение идентификационного кода. На входах содержится внутренний подтягивающий резистор 20-100 кОм. |
| GPI[4:0] |
Входы общего назначения |
Ввод |
|
х |
Состояние данных входов может считываться при загрузке через внутренние LPC-регистры. На входах необходимо установить желаемые уровни до начала цикла синхронизации PCI, а затем оставить уровни без изменения до завершения цикла чтения. Неиспользуемые входы GPI нельзя оставлять неподключенными. |
| TBL# |
Защита верхнего блока |
Ввод |
|
х |
Подача низкого уровня на этот вход блокирует запись в загрузочный блок, независимо от состояния регистров защиты. При подаче высокого уровня на вход TBL# отключается аппаратная защита от записи для верхнего загрузочного блока. Данный вход нельзя оставлять неподключенным. |
| LAD[3:0] |
LPC-ввод-вывод |
Ввод-вывод |
|
х |
Коммуникационный ввод-вывод в режиме LPC. |
| LCLK |
Синхронизация |
Ввод |
|
х |
Вход синхронизации микросхемы. Данный вход аналогичен синхронизации PCI и отвечает требованиям PCI. |
| LFRAME# |
Кадр |
Ввод |
|
х |
Сигнализация о начале передачи данных; также может использоваться для прерывания выполняющегося цикла LPC. |
| RST# |
Сброс |
Ввод |
х |
х |
Сброс работы микросхемы |
| WP# |
Защита от записи |
Ввод |
|
х |
Защита от записи всех старших адресуемых блоков подачей низкого уровня. При подаче лог. 1 отключается аппаратная защита этих блоков. Данный вход нельзя оставить неподключенным. |
| R/C# |
Выбор строки/столбца |
Ввод |
х |
|
Данный вход определяет назначение адресных сигналов: адрес строки или адрес столбца в режиме «A/A Mux». |
| RB# |
Готовность/занято |
Вывод |
х |
|
Сигнализация о занятости микросхемы в процессе записи. Действует только в режиме «A/A Mux». |
| RES |
Резерв |
|
|
х |
Зарезервирован. Должен быть оставлен неподключенным. |
| VDD |
Напряжение питания |
Питание |
х |
х |
Напряжение питания: 3.0-3.6В |
| VSS |
Общий |
Питание |
х |
х |
Общий схемы. |
| NC |
Не используется |
|
х |
х |
Данный вывод не используется и оставляется неподключенным |
Документация:
| |
 |
580 kB Engl Полное описание микросхемы A49LF040 фирмы Amic Technology |
