Отладочная плата Terasic TR4 Stratix IV
Отладочная плата TR4 компании Terasic обеспечивает идеальную аппаратную платформу для разработки систем, поддерживающих высокоскоростные последовательные соединения и передовые интерфейсы памяти. Плата TR4 оснащена ПЛИС FPGA серии Stratix IV GX компании Altera, рядом промышленно стандартных периферийных модулей, разъемов и интерфейсов, обеспечивающих широкие функциональные возможности для применения в высокопроизводительных вычислительных приложениях. При разработке особо сложных решений, несколько плат TR4 могут быть включены каскадно, позволяя создавать легко конфигурируемые пользователем системы с несколькими ПЛИС FPGA.
Состав отладочного комплекта
- Центральное устройство
- ПЛИС FPGA серии Stratix IV GX EP4SGX230*EP4SGX530
- Система конфигурирования
- Интегрированный загрузчик USB-Blaster, поддерживающий работу с программатором среды проектирования Quartus II
- Пользовательские устройства ввода/вывода
- Четыре управляемых пользователем светодиода
- Четыре кнопки
- Четыре переключателя
- Устройства памяти
- 64 МБ FLASH
- 2 МБ SSRAM
- Слот под DDR3 SO-DIMM
- Компоненты и интерфейсы
- Шесть разъемов HSMC (высокоскоростной интерфейс подключения плат расширения)
- Два 40-контактных слота расширения
- Два разъема PCI Express x4
- Среда разработки Quartus II, включенная в отладочный комплект
- ПО версии Quartus II Web Edition
Внутренняя архитектура отладочной платы Terasic TR4 Stratix IV |
Документация:
