Режим 2 UART

В этом режиме посылка состоит из 11 бит, передача осуществляется в дуплексном режиме. Функциональная схема модуля UART и диаграммы работы в этом режиме приведены на рисунке 39. 11- битная посылка состоит из стартового бита, 8 информационных бит, одного программируемого бита (9- ый бит) и одного стопового бита. Как и в режиме 1, передаваемый сигнал присутствует на выводе TXD, а принимаемый сигнал должен поступать на вывод RXD.

При передаче 9-ый бит может быть установлен в 1 или сброшен в 0. В качестве 9- ого бита передается установленное на момент загрузки буферного регистра передатчика значение бита TB8 (SCON.3) регистра SCON. Передача начинается после загрузки регистра SBUF через пять тактовых циклов деленных на 16 синхроимпульсов. Сначала передается стартовый бит, затем, начиная с младшего значащего бита, 8 бит данных, затем 9- ый бит, а потом - стоповый бит. После установки на выводе TXD стопового бита происходит автоматическая установка бита TI (SCON.1).

Если синхрогенератор работает, то прием может быть осуществлен в любое время. Для активизации приемника бит REN (SCON.4) должен быть установлен в 1. Обнаружение падающего фронта на выводе RXD интерпретируется как начало стартового бита, после чего начинается прием данных. Данные выбираются в соответствии с заданной скоростью. 9- ый бит записывается в бит RB8 (SCON.2) регистра SCON. Для того, чтобы загрузить принятые данные в регистр SBUF в середине стопового бита должны быть выполнены следующие условия:

RI должен быть равен 0, а также:

если SM2 = 0, то состояние 9-ого бита не имеет значения

или

если SM2 = 1, то состояние 9-ого бита должно быть равным 1.

Если эти условия истинны, то в регистр SBUF загружается полученный байт, в бит RB8 (SCON.2) загружается 9- ый бит, а бит RI (SCON.0) устанавливается. Если эти условия являются ложными, то полученные данные будут потеряны (SBUF и RB8 не загружаются) и бит RI не устанавливается. Независимо от состояния принятого слова, после середины стопового бита приемник переходит в режим детектирования спадающего фронта на выводе RXD.

Каждый бит принимаемых данных выбирается по 7,8 и 9 синхроимпульсу, сформированному из деленных на 16 синхроимпульсов сдвига. Значение принятого бита определяется при помощи мажоритарного декодирования этих трех принятых выборок. Если стартовый бит определен как неверный (равный единице), то приемник возвращается в режим обнаружения спадающего фронта сигнала на выводе RXD. !!!Данные выбираются аналогично выборке в режиме 1 (т.е. трижды с мажоритарным декодированием). В режиме 2 используется делитель на 16, а также делитель на 2 или 4, что позволяет принимать на скорости, определяемой частотой деленных на 32 или 64 системных синхроимпульсов.

Рисунок 39. Режим 2 UART

---

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи