Регистр управления и состояния ADC - ADCSR - (ADC Control and Status Register)
| Биты |
|
| $06 ($26) |
| ADEN |
ADSC |
ADFR |
ADIF |
ADIE |
ADPS2 |
ADPS1 |
ADPS0 |
|
ADCSR |
| Чтение/Запись |
| R/W |
R |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
|
| Начальное состояние |
|
- Bit 7 - ADEN: ADC Enable - Разрешение ADC
Установка данного бита в состояние 1 разрешает ADC. Очистка бита запрещает
ADC. Запрещение ADC в процессе преобразования прекращает преобразование.
- Bit 6 - ADSC: ADC Start Conversion - Запуск преобразования ADC
В режиме однократного преобразования для запуска каждого цикла преобразования
необходимо устанавливать бит ADSC в состояние 1. В циклическом режиме бит ADSC
устанавливается в состояние 1 только при запуске первого цикла преобразования.
Каждый раз после первой установки бита ADSC, выполненной после разрешения ADC
или одновременно с разрешением ADC, будет выполняться пустое преобразование,
предшествующее активируемому преобразованию.. Это пустое преобразование
активирует ADC.
ADSC будет сохранять состояние 1 в течение всего цикла преобразования и
сбрасывается по завершении преобразования. При выполнении пустого преобразования,
предшествующего активируемому, бит ADSC остается установленным до завершения
активируемого преобразования. Запись 0 в этот бит эффекта не оказывает.
- Bit 5 - ADFR: ADC Free Run Select - Установка циклического режима работы ADC
При установленном в состояние 1 бите ADFR ADC будет работать в циклическом
режиме. В этом режиме ADC производит выборки и обращения к регистрам непрерывно
(одно за другим). Очистка бита приводит к прекращению циклического режима.
- Bit 4 -ADIF: ADC Interrupt Flag - Флаг прерывания ADC
Данный бит устанавливается в состояние 1 по завершению преобразования и
обновления регистров данных. Прерывание по завершению преобразования ADC
выполняется если в состояние 1 установлены бит ADIE и I-бит регистра SREG. Бит ADIF сбрасывается аппаратно при выполнении подпрограммы обработки соответствующего вектора прерывания. Кроме того, бит ADIF может быть очищен записью во флаг логической 1. Этого необходимо остерегаться при чтении-модификации-записи ADCSR, поскольку может быть запрещено отложенное прерывание. Это применимо и в случаях использования команд SBI и CBI.
- Bit 3 - ADIE: ADC Interrupt Enable - Разрешение прерывания ADC
При установленных в состояние 1 бите ADIE и I-бите регистра SREG активируется
прерывание по завершению преобразования ADC.
- Bits 2..0 - ADPS2..ADPS0: ADC Prescaler Select Bits - Выбор коэффициента
предварительного деления
Данные биты определяют коэффициент деления частоты XTAL для получения необходимой тактовой частоты ADC.
Таблица 26. Выбор коэффициента предварительного деления
| ADPS2 |
ADPS1 |
ADPS0 |
Коэффициент деления |
| 0 |
0 |
0 |
Без деления |
| 0 |
0 |
1 |
2 |
| 0 |
1 |
0 |
4 |
| 0 |
1 |
1 |
8 |
| 1 |
0 |
0 |
16 |
| 1 |
0 |
1 |
32 |
| 1 |
1 |
0 |
64 |
| 1 |
1 |
1 |
128 |
|
