Поиск по сайту:

 

По базе:  
микроэлектроника, микросхема, микроконтроллер, память, msp430, MSP430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, SED1335, mega128, avr, mega128  
  Главная страница > Обзоры по типам > Микроконтроллеры > ARM > ARM7TDMI

реклама
 




Мероприятия:




Глоссарий

Оригинал Перевод Описание
Abort Авария Возникает при некорректном доступе к памяти. Авария может быть вызвана внешней памятью, внешним блоком управления памятью или логикой EmbeddedICE.
Addressing modes Режимы адресации Процедура, используемая множеством различных инструкций, для генерации значений, используемых этими инструкциями. В четырех режимах адресации ARM генерируемыми значениями являются адреса (это традиционное назначение режима адресации). Пятый режим адресации генерирует значения, выступающие в роли операндов в инструкциях обработки данных.
Arithmetic Logic Unit Арифметико-логическое устройство Часть компьютера, которая выполняет все арифметические вычисления, в т.ч. сложение и умножение, и все операции сравнения.
ALU АЛУ См. Arithmetic Logic Unit
ARM state Состояние ARM Состояние процессора, в котором выполняются 32-разрядные ARM-инструкции.
Big-endian Обратный порядок Организация памяти, при которой младший значащий байт слова хранится по более старшему адресу, чем старший значащий байт.
Banked registers Банкированные регистры Несколько регистров, физический номер которых определяется текущим процессорным режимом. К банкированным относятся регистры R8..R14.
Breakpoint Точка прерывания Положение в памяти программ. Если при выполнении программы достигается данное положение, то отладчик приостанавливает выполнение программы.
См. также Watchpoint.
CISC   См. Complex Instruction Set Computer.
Complex Instruction Set Computer   Микропроцессор, который распознает большое количество инструкций.
См. также Reduced Instruction Set Computer.
CPSR   См. Program Status Register.
Control bits Биты управления Младшие 8 бит регистра статуса программы. Биты управления изменяются при возникновении исключительной ситуации и могут быть изменены программой, только если процессор находится в привилегированном режиме.
Current Program Status Register   См. Program Status Register
Debug state Состояние отладки Состояние, которое позволяет контролировать работу процессора и управлять им. Как правило, используется для поиска ошибок в прикладном коде.
Debugger Отладчик Отладочная система, которая содержит программу, используемую для детекции, локализации и устранения программных ошибок, а также специальное аппаратное устройство, которое поддерживает программное управление отладкой.
EmbeddedICE   Логика EmbeddedICE управляется через интерфейс JTAG и использует преобразователь протокола, как, например, MultiICE. Предназначена для предоставления возможности программным инструментальным средствам управлять выполнением отлаживаемого кода программы в целевом процессоре. См. также ICE и JTAG
Exception modes Режимы исключительных ситуаций Привилегированные режимы, которые введены при возникновении специфической исключительной ситуации.
Exception Исключительная ситуация Событие, которое требует обработки. Например, исключительной ситуацией может быть внешнее прерывание или неопределенная инструкция.
External abort Внешняя авария Авария, которая вызвана внешней системой памяти.
FIQ Быстрое прерывание Быстрое прерывание.
ICE ВСЭ См. In-circuit emulator.
Idempotent Идемпотентный Математическая величина, которая при выполнении заданной бинарной операции используется в качестве обеих операндов, а результат выполнения этой операции равен самой величине.
In-circuit emulator Внутрисхемный эмулятор Внутрисхемный эмулятор (ВСЭ) - устройство, которое облегчает отладку электрической схемы и программы. Отлаживаемые ARM-процессоры, в т.ч. и ARM7TDMI, содержат дополнительный аппаратный блок EmbeddedICE для реализации этой функции.
См. также EmbeddedICE.
IRQ   Запрос прерывания.
Joint Test Action Group   Наименование организации, которая разработала стандарт IEEE 1149.1. Данный стандарт определяет архитектуру граничного сканирования, которая используется при внутрисхемном тестировании устройств на основе интегральных схем.
JTAG   См. Joint Test Action Group.
Link register Регистр связи Данный регистр хранит адрес следующей инструкции после инструкции перехода со ссылкой.
Little-endian memory Память с прямым порядком следования байт Организация памяти, в которой старший значащий байт слова хранится по более старшему адресу, чем младший значащий байт.
LR   См. Link register
Macrocell Макроячейка Сложный логический блок с определенным интерфейсом и логикой функционирования. Типичная VLSI-система использует несколько макроячеек (например, ETM7 у ARM7TDMI и блок памяти) и специфическую логику.
Memory Management Unit Блок управления памятью Позволяет управлять системой памяти. Большинство функций управления реализуется с помощью таблицы преобразования, хранящейся в памяти. Процессор ARM7TDMI не содержит блок управления памятью, но при необходимости его можно добавить.
MMU   См. Memory Management Unit
PC   См. Program Counter.
Privileged mode Привилегированный режим Любой процессорный режим, не являющийся пользовательским. Системы памяти, как правило, проверяют, из какого режима осуществляется доступ для запрета доступа в супервизорном режиме и ограничения доступа в пользовательском режиме. В привилегированных режимах также имеются ограничения по использованию некоторых инструкций.
Processor Status Register   См. Program Status Register
Program Counter Счетчик программы Регистр 15 или счетчик программы используется для указывания на инструкцию, которая на две инструкции опережает текущую инструкцию.
Program Status Register Регистр статуса программы Содержит некоторую информацию о текущей программе и текущем процессоре. Иногда упоминается как регистр статуса процессора (Processor Status Register). Встречаются еще и такое название: текущий PSR (CPSR), чтобы указать на отличие между ним и регистром хранения PSR (SPSR). SPSR хранит значение PSR, которое имело место во время вызова текущей функции и используется для восстановления его значения по завершении функции.
PSR   См. Program Status Register.
Reduced Instruction Set Computer Компьютер с сокращенным набором инструкций Тип микропроцессора, который распознает меньшее количество инструкций по сравнению с компьютерами со сложным набором инструкций (CISC). Преимуществами RISC-архитектуры являются:
  • возможность очень быстрого исполнения инструкции за счет простоты их представления
  • использование меньшего числа транзисторов, что снижает стоимость и повышает эффективность расходования энергии.
    См. также Complex Instruction Set Computer.
    		•
    RISC   См. Reduced Instruction Set Computer
    Saved Program Status Register Регистр хранения статуса программы Регистр хранения статуса программы, который ассоциируется с текущим процессорным режимом и не доступен в пользовательском и системном режимах.
    См. также Program Status Register.
    Should Be One fields (SBO) Поля с единичными значениями Указывает на необходимость программной записи единичных значений (все биты поля должны быть равны 1). Прочие значения приводят к непредсказуемым результатам.
    См. также Should Be Zero fields.
    Should Be Zero fields (SBZ) Поля с нулевыми значениями Указывает на необходимость программной записи нулевыми значениями (все биты поля должны иметь нулевые значения). Значения, отличающиеся от нулевых, приводят к непредсказуемым результатам.
    См. также Should Be One fields.
    Software Interrupt Instruction Инструкция программного прерывания Данная инструкция вводит супервизорный режим для вызова специфической функции операционной системы.
    SPSR   См. Saved Program Status Register.
    Stack pointer Указатель стека Регистр или переменная, указывающая на вершину стеку. Если стек полный, то SP указывает на размещенные последними данные, иначе, если стек пуст, SP указывает на первое пустое положение, в котором будут размещены очередные данные.
    Status registers Регистры статуса См. Program Status Register.
    SP   См. Stack pointer
    SWI   См. Software Interrupt Instruction.
    Test Access Port (TAP) Порт доступа к функциям тестирования Совокупность четырех основных и одного опционального выводов, которые образовывают интерфейс ввода-вывода и управления к архитектуре граничного сканирования. Основные выводы это TDI, TDO, TMS и TCK. Опциональный вывод - nTRST.
    Thumb instruction Thumb-инструкция Полуслово, которое определяет работу процессора ARM в состоянии Thumb. Thumb-инструкции должны быть выровнены к полуслову.
    Thumb state Состояние Thumb Процессор, который выполняет инструкции Thumb (16-разр.) работает в состоянии Thumb
    Undefined Неопределенный Указывает на инструкцию, которая генерирует последовательность неопределенной инструкции.
    Unpredictable Непредсказуемый Означает, что на результат инструкции нельзя полагаться. Непредсказуемые инструкции не должны останавливать процессор, а также другие части системы, или приводить к их зависанию.
    Unpredictable fields Непредсказуемые поля Не содержат действительных данных и их значения могут варьироваться от случая к случаю, от инструкции к инструкции и от реализации к реализации.
    Watchpoint Точка наблюдения Контролируемая область в памяти программ. Если заданное условие точки наблюдения выполняется, то отладчик прекращает выполнение программы. См. также Breakpoint.





     
    Впервые? | Реклама на сайте | О проекте | Карта портала
    тел. редакции: +7 (995) 900 6254. e-mail:info@eust.ru
    ©1998-2023 Рынок Микроэлектроники