Порт QS

В состав модуля QSM входит 8-разрядный порт QS (рис.3.13), который может использоваться для параллельного ввода-вывода данных или передачи сигналов QSPI, SCI. Назначение выводов порта определяется содержимым 8-разрядного регистра QPAR (рис.3.19,а), а направление передачи сигналов - содержимым 8-разрядного регистра QDDR (рис.3.19,б).

15	14 11	10	9	8	7 0
0	PCS3 - 0	0	MOSI	MISO	DDQS - 0

а) QPAR (адрес $*FFC16)     б) QDDR (адрес $*FFC17)

Рис.3.19. Формат содержимого регистров порта QS

    В соответствии с содержимым регистров QPAR,QDDR семь выводов порта PQS0-6 либо служат входами или выходами для параллельного ввода или вывода данных через регистр PORTQS, либо используются для передачи сигналов QSPI (табл.3.26). Назначение вывода PCS7 определяется режимом работы SCI. Если SCI работает в режиме передачи, то данный вывод является выходом TxD передатчика. Во всех остальных случаях этот вывод служит входом (если DDQS7=0) или выходом (если DDQS7=1) для старшего разряда регистра PORTQS.
    В зависимости от режима использования последовательных портов QSPI, SCI все или часть выводов порта QS могут служить для параллельного ввода-вывода данных. При этом регистр PORTQS работает аналогично регистрам данных в портах E,F модуля SIM (см. раздел Блок внешнего интерфейса и порты ввода - вывода).

Таблица 3.26. Назначение выводов порта QS

Вывод	Режим	DDQSi	Назначение вывода
MISO/	M	0 1	Последовательный вход MISO Параллельный выход PQS0
PQS0	S	0 1	Параллельный вход PQS0 Последовательный выход MISO
MOSI/	M	0 1	Параллельный вход PQS1 Последовательный выход MISI
PQS1	S	0 1	Последовательный вход MISI Параллельный выход PQS1
SCK/	M	0	Параллельный вход PQS2 Выход синхросигнала SCK
PQS2	S	0 1	Вход синхросигнала SCK Параллельный выход PQS2
PCS0/SS#1	M	0 1	Вход сигнала ошибки Выход сигнала выборки PCS0
PQS3	S	0 1	Вход сигнала SS# Параллельный выход PQS3
PCS1-3/	M	0 1	Параллельные входы PQS4-6 Выходы сигналов выборки PCS1-3
PQS4-6	S	0 1	Параллельные входы PQS4-6 Параллельные выходы PQS4-6