Архитектура
- 16/32-разрядная RISC-архитектура
- Поддержка режимов Little/Big-Endian (прямой/обратный порядок байт в памяти)
- Эффективное ядро ARM7TDMI
- Отладка через интерфейс JTAG
Интерфейс внешней шины
- 8/16/32-разр. внешняя шина позволяет подключить ПЗУ, стат. ОЗУ, флэш-память, SDRAM и внешние устройства ввода-вывода
- Поддержка SDRAM
- Программируемый цикл доступа (0-7 состояний ожидания)
- Четырехсловный буфер записи для записи данных в SDRAM
- Недорогой интерфейс ПДП память - периферийные устройства
Кэш-память инструкций и данных
- Двухпутевая ассоциативная кэш-память инструкций размером 4 кбайт и кэш-память данных размером 4 кбайт с множественным доступом
- Поддержка протокола LRU
- Кэш-память может быть сконфигурирована как внутреннее статическое ОЗУ
- Поддержка функции блокировки кэша
Контроллер Ethernet MAC
- Контроллер ПДП с режимом передачи потока
- Буферы приема/передачи MAC (256 байт для передачи, 256 байт для приема)
- Логика выравнивания данных
- Преобразование порядка следования байт
- Скорость работы 100/10 Мбит/сек
- Полная совместимость со стандартом IEEE 802.3
- Содержит только интерфейс RMII
- Внутр. CAM (до 16 адресов назначения)
- Полнодуплексный режим с функцией PAUSE
- Режимы длинного/короткого пакета
- Генерация PAD
Контроллер ПДП
- 2-канальный ПДП для передачи данных память-память без вмешательства ЦПУ
- Инициируется программно или по внешнему запросу ПДП
- Инкрементирование или декрементирование источника или адреса назначения при передаче 8-, 16- или 32-разрядных данных
- Режим передачи потока данных
УАПП
- Четыре УАПП (последовательный В/В) с управлением по прерываниям
- Поддержка приема и передачи данных в формате 5/6/7/8 бит
- Программируемая скорость связи
- 1, 1/2 или 2 стоп-бита
- Контроль паритета: четность/нечетность
- Генерация и детекция разрыва
- Детекция ошибок паритета, перезаполнения и кадра
- Режим синхронизации X16
- УАПП 1 поддерживает Bluetooth, а УАПП 2 поддерживает IrDA1.0 SIR
Таймеры
- Два программируемых 24-разрядных таймера с 8-разрядным предделителем
- Один программируемый 20-разрядный сторожевой таймер с опциональным дополнительным 8-разрядным предделителем
- Режимы: одиночный, периодический или переключающийся
Программируемый ввод-вывод
- 31 программируемая линия ввода-вывода
- Каждая линия может индивидуально конфигурироваться на ввод, вывод или альтернативный режим
- Линии ввода-вывода могут конфигурироваться на выполнение нескольких функций
Расширенный контроллер прерываний
- 24 источника прерываний, в т.ч. 4 внешних источника прерываний
- Программируемые режимы нормального или быстрого прерывания (IRQ, FIQ)
- Для четырех источников внешних прерываний предусмотрено программирование чувствительности к фронту или уровню
- Для четырех источников внешних прерываний предусмотрено программирование чувствительности к активному низкому или высокому уровню
- Поддержка приоритетов прерываний
Контроллер "USB Host"
- Совместимость с USB 1.1
- Совместимость с открытыми требованиями HCI 1.0
- Поддержка низкоскоростных и полноскоростных устройств
- Встроенный ПДП для реально-временной передачи данных
- Два встроенных USB-трансивера, один из которых опционально совмещается с контроллером "USB device"
Контроллер "USB Device"
- Совместимость с USB 1.1
- Поддержка четырех конечных точек USB , в.т.ч одна конечная точка "Управление" и конфигурируемых конечных точки для многих USB-функций
Две схемы ФАПЧ
- Встроенная схема ФАПЧ может выполнять умножение частоты внешнего источника синхронизации для формирования сигнала системной синхронизации высокой частоты
- Диапазон входных частот 3-30 МГц; предпочтительно 15МГц.
- Одна схема ФАПЧ для ЦПУ и контроллера "USB host/device"
- Одна схема ФАПЧ для тактового источника 12.288/16.934МГц аудиоинтерфейса I?S
- Программируемая частота синхронизации
4-канальный ШИМ
- Четыре 16-разрядных таймера с ШИМ
- Два 8-разрядных предделителя и два 4-разрядных делителя
- Программируемое заполнение импульсов
- Режимы автоматической перезагрузки или однократный
- Генератор паузы неперекрытия
Ведущий интерфейс I²C
- 2 канала I²C
- Совместимость со стандартом Philips I²C, поддерживается только ведущий режим
- Поддержка многомастерной работы
- Расширение синхронизации и генерация состояний ожидания
- Поддержка многобайтной передачи: за один подход можно отправить до 4 байт
- Программируемый бит подтверждения
- Прерывание при потере арбитрации с отменой передачи
- Генерация состояний старт/стоп/повторный старт/подтверждение
- Определение состояний старт/стоп/повторный старт
- Определение занятости шины
- Поддержка режима 7-разрядной адресации
- Программный режим I²C
Универсальный последовательный интерфейс (USI)
- 1-канальный USI
- Поддержка ведущего режима USI (Microwire/SPI)
- Полнодуплексная синхронная последовательная передача данных
- Передача слов переменной длины до 32 бит
- Поддержка поточного режима, возможность выполнения передачи/приема до четырех раз за одну передачу
- Поддержка обоих порядков передачи (первый старший или младший бит)
- Прием и передача по обоим, нарастающему и падающим, фронтам сигнала последовательной синхронизации
- Две линии выбора внешних подчиненных устройств
- Полностью статическая синхронная схемотехника с одним доменом синхронизации
2-канальный хост-интерфейс аудиокодека AC97/I2S
- В аудиоконтроллер входят ведущий порт AHB и подчиненный порт AHB
- Передача только 8-тактного инкрементирующегося потока
- Блокировка шины во время передачи 8-тактного инкрементирующегося потока
- Автоматическая генерация запроса DMA_IRQ к ЦПУ при достижении среднего и последнего адреса относительно адреса назначения
Интерфейс сканирования клавиатуры
- Сканирование клавиатуры, образованной 16 строками и 8 столбцами; требуется внешний дешифратор 4->16 или матрица 4x8 без вспомогательных компонентов
- Программируемое время подавления дребезга
- Определение нажатия одной или двух клавиш, функция сброса при нажатии трех клавиш.
- Возобновление работы ЦПУ из режимов IDLE/Power Down
Интерфейс "PS2 Host"
- Возможность подключения клавиатур IBM или считывателей штрих-кодов через интерфейс PS2
- Аппаратное преобразование скан-кода в код ASCII
Управление потреблением
- Раздельное программирование синхронизации для каждого периферийного модуля
- Режим IDLE для остановки ядра и сохранения в работе периферийных устройств
- Режим Power-Down для остановки всей синхронизации, в т.ч. внешнего кварцевого генератора.
- Выход из режима IDLE по любому прерыванию
- Выход из режима Power-Down по прерываниям клавиатуры, USB-устройства и внешних прерываний
Диапазон рабочего напряжения
- Напряжение питания буферов ввода-вывода 3.0 - 3.6 В
- Напряжение питания логики 1.62 - 1.98 В
Рабочая частота
- до 80 МГц
Корпус
- 128-выв. LQFP

Расположение выводов:

Расположение выводов W90N745

Описание:

W90N745 выполнен на основе популярного 16/32-разрядного RISC-ядра ЦПУ ARM7TDMI, разработанный компанией Advanced RISC Machines, Ltd. ЦПУ содержит 4 кбайт кэш-памяти инструкций/СОЗУ и 4 кбайт кэш-памяти данных/СОЗУ. Его простая, оригинальная и полностью статическая схемотехника ориентирует на приложения, критичные к стоимости и уровню потребления.

Для снижения общесистемной стоимости интегрирован контроллер Ethernet 100/10 Мбит MAC. W90N745 также содержит контроллер "USB 1.1 host", контроллер "USB 1.1 device", контроллер AC97/I2S, 2-канальный GDMA, четыре независимых УАПП, сторожевой таймер, два 24-разрядных таймера с 8-разрядным предделителем, до 31 программируемых линий ввода-вывода, контроллер клавиатуры с интерфейсом PS2 и расширенный контроллер прерываний. Контроллер интерфейса внешней шины (EBI) позволяет подключить SDRAM, ПЗУ/СОЗУ, флэш-память и другие устройства ввода-вывода. В состав встроенного блока системного управления входят 32-разрядный системный шинный арбитр и контроллер синхронизации с ФАПЧ.

Интегрирование нескольких последовательных интерфейсов и интерфейса Ethernet ориентирует W90N745 на применение в коммуникационных шлюзах, а также многих других приложениях общего назначения.

Информация для заказа:

Серийный номер	Корпус	Описание корпуса
W90N745CD	LQFP128	128 выводов, размеры 14 x 14 x 1.4 мм
W90N745CDG	LQFP128	128 выводов, размеры 14 x 14 x 1.4 мм, без содержания свинца

Документация:

		2400 Kb Engl Описание микросхемы
		Rus Справочное руководство по процессору ARM7TDMI
		Rus Система команд в режиме ARM

Помощь | О проекте | Реклама на сайте | Карта портала | О копирайте и конфиденциальности

Проверить аттестат