Высокопроизводительный ЦПОС с фиксированной точкой (TMS320C6418)
- Коммерческое температурное исполнение
  - Длительность цикла инструкции 1.67 нс
  - Частота синхронизации 600 МГц
  - Производительность 4800 миллионов инструкций в секунду
- Расширенное температурное исполнение
  - Длительность цикла инструкции 2 нс
  - Частота синхронизации 500 МГц
  - Производительность 4000 миллионов инструкций в секунду
  - Восемь 32-разрядных инструкций/цикл
  - Полная программная совместимость с C64x
Расширения VelociTI.2 для VelociTI усовершенствованного очень длинного слова инструкции (VLIW) ядра ЦПОС TMS320C64x
- Восемь независимых функциональных блоков с расширениями VelociTI.2:
  - Шесть АЛУ (32-/40-разр.), каждый выполняет одну 32-разр., две 16-разр. или четыре 8-разр. арифметических операции за период синхронизации
  - Два умножающих устройства выполняют четыре умножения 16 x 16 (32-разр. результат) за период синхронизации или восемь умножений 8 x 8 (16-разр. результат) за период синхронизации
- Архитектура чтении-записи с поддержкой неприсоединения
- 64 32-разрядных регистра общего назначения
- Упаковка инструкций уменьшает размер кода
- Все инструкции условия
Особенности набора инструкций
- Байт-адресуемые (8-/16-/32-/64-разр. данные)
- 8-разрядная защита от переполнения
- Извлечение битового поля, установка, сброс
- Нормализация, насыщение, счет бит
- Повышенная ортогональность VelociTI.2™
Сопроцессор дешифратора Viterbi (VCP)
- Поддержка до 500 AMR 7.95 кбит/сек
- Программируемые параметры кода
Архитектура памяти L1/L2
- Кэш-память программ L1P размером 128 кбит (16 кбайт) (табличная организация)
- Кэш-память данных L1D размером 128 кбит (16 кбайт) (2-путевой ассоциативный набор)
- Объединенное ОЗУ/кэш-память L2 размером 4Мбит (512 кбайт) (гибкое расположение ОЗУ/кэш-памяти)
Поддержка прямого (Little Endian) и обратного (Big Endian) порядка байта
32-разрядный внешний шинный интерфейс (EMIF)
- Непосредственное подключение к асинхронной памяти (СОЗУ и ЭППЗУ) и синхронной памяти (SDRAM, SBSRAM, ZBT SRAM и FIFO)
- 1024 Мбайт общего адресуемого пространства внешней памяти
Контроллер расширенного доступа к памяти (EDMA) (64 раздельных канала)
Интерфейс хост-порта (HPI) [32-/16-разр.]
Два многоканальных последовательных аудиопорта (McASP) по 6 выводов последовательных данных в каждом
Два шинных интерфейса I2C
- Возможность использования в качестве дополнительных линий ввода-вывода
Два многоканальных буферизованных последовательных порта
Три 32-разрядных таймера общего назначения
16 линий ввода-вывода общего назначения
Конфигурируемый тактовый генератор с ФАПЧ
Встроенный основной генератор
Граничное сканирование в соответствии с IEEE-1149.1 (JTAG)
288-выводной корпус с матричным расположением сферических выводов (BGA) (суффиксы GTS и ZTS), шаг выводов 1.0 мм
КМОП-технология 0.13 мкм с 6-уровневой металлизацией
3.3В-ый ввод-вывод, внутренний источник 1.4В (-600)
3.3В-ый ввод-вывод, внутренний источник 1.2В (А-500)

Структурная схема:

Структурная схема TMS320C6418

Расположение выводов:

Расположение выводов TMS320C6418

Общее описание:

TMS320C64x (в т.ч. TMS320C6418) - поколение наиболее производительных ЦПОС, выполненных на платформе TMS320C6000. TMS320C6418 (далее C6418) выполнен на основе высокопроизводительной архитектуры VelociTI второго поколения (VelociTI.2) с поддержкой очень длинных слов инструкций (VLIW), которая разработана Texas Instruments (TI). ЦПОС C6418 позволят разработчикам уменьшить стоимость телекоммуникационных приложений, программных радиосистем, систем цифрового наземного телевизионного вещания (DTTB) и систем вещательных спутников/коммуникационных спутников (BS/CS). C64x - совместимый по программному коду представитель платформы ЦПОС C6000.

На тактовой частоте 600 МГц C6418 обладает производительностью 4800 миллионов инструкций в секунду. ЦПОС C6418 обладает операционной гибкостью высокопроизводительных контроллеров и вычислительными возможностями матричных процессоров. Ядро ЦПОС C64x содержит 64 32-разрядных регистра общего назначения и 8 отдельных функциональных блоков (два умножающих устройства с формированием 32-разрядного результата и шесть блоков арифметико-логических устройств (АЛУ)) с расширениями VelociTI.2. Расширения VelociTI.2 в 8 функциональных блоках поддерживают новые инструкции для ускорения обработки видео и графики и увеличения параллелизма архитектуры VelociTI. C6418 может выполнить четыре 16-разрядных умножения-накопления (MAC) за один цикл с общей производительностью 2400 миллионов MAC в секунду (MMAC) или восемь 8-разрядных MAC за цикл с общей производительностью 4800 MMAC. ЦПОС C6418 также содержит специфическую аппаратную логику, встроенную память и дополнительные периферийные устройства, аналогичные используемым в ЦПОС C6000.

C6418 содержит высокопроизводительный сопроцессор [сопроцессор дешифратора Viterbi (VCP)], который позволяет существенно ускорить дешифрацию канала. VCP работает на тактовой частоте ЦПУ поделенной на 4 и может декодировать до 500 адаптивных многоскоростных (AMR) голосовых каналов со скоростью 7.95 кбит/сек [K = 9, R = 1/3]. VCP поддерживает фиксированные длины K = 5, 6, 7, 8, 9, скорости R = 1/2, 1/3, 1/4, а также гибкие полиномы, при этом, генерируя результат программного или аппаратно. Связь между VCP и ЦПУ организована посредством контроллера EDMA.

C6418 использует двухуровневую организацию кэш-памяти и интегрируют мощный и разнообразный набор периферийных устройств. Кэш-память программ 1 уровня (L1P) является табличной кэш-памятью размером 128 кбит, а кэш-память данных 1 уровня (L1D) - 128 кбит кэш-памяти с 2-путевым ассоциативным доступом. Кэш-память 2 уровня (L2) состоит из пространства памяти 4 Мбит, которое используется для хранения программы и данных. Память L2 может конфигурироваться как табличная память, кэш-память (до 256 кбайт) или сочетание двух. В состав периферийных устройств входят: два многоканальных последовательных аудиопорта (McASP); два интерфейсных модуля (I2C); два многоканальных буферизованных последовательных порта (McBSP); три 32-разрядных таймера общего назначения; конфигурируемый пользователем 16 или 32-разрядный интерфейс хост-порта (HPI16/HPI32); 16-выводной порт ввода-вывода общего назначения (GP0) с программируемыми режимами генерации прерываний/событий; а также 32-разрядный интерфейс для непосредственного подключения внешней памяти (синхронные или асинхронные ОЗУ, периферийные устройства).

Каждый порт McASP поддерживает одну зону приема и одну зону передачи синхронизации с 6 выводами последовательных данных, которые могут индивидуально назначаться к любой из двух зон. Последовательный порт поддерживает мультиплексирование с временным разделением на каждом выводе с 2..32 временными интервалами. C6418 обладает достаточным быстродействием для передачи по всем 6 последовательным линиям стереосигнала с оцифровкой на частоте 192 кГц. Последовательные данные в каждой зоне могут передаваться и приниматься одновременно, при этом, могут использоваться множество вариаций форматов Philips I2S.

Кроме того, передатчик McASP может программироваться на вывод нескольких кодированных каналов данных S/PDIF, IEC60958, AES-3, CP-430 одновременно с использованием одного ОЗУ для хранения пользовательских данных и полей статуса канала.

McASP поддерживает функции поиска ошибок и устранения неполадок, например, схема детекции плохой синхронизации, которая проверяет нахождение в допустимых пределах частоты ведущей синхронизации. Порты I2C в TMS320C6413/C6410 позволяют ЦПОС легко управлять периферийными устройствами и связываться с хост-процессором. Кроме того, стандартный многоканальный буферизованный последовательный порт (McBSP) может использоваться для связи с периферийными устройствами с портом SPI.

C6418 поддерживается полным набором средств для проектирования, в т.ч. новый Си-компилятор, оптимизатор ассемблирования для упрощения программирования и распределения процессорного времени, а также Windows-интерфейс отладчика для наглядности выполнения исходного кода.

Документация:

2003 kB Engl Полное описание микросхем

Помощь | О проекте | Реклама на сайте | Карта портала | О копирайте и конфиденциальности

Проверить аттестат