TMS320VC549

Цифровые сигнальные процессоры

Отличительные особенности:

• Улучшенная архитектура с несколькими шинами - тремя раздельными 16-битными шинами памяти данных и одной шиной программной памяти
• 40-битное арифметическо-логическое устройство (АЛУ) с 40-битным параллельным сдвигателем (Barrel Shifter) и двумя независимыми 40-битными аккумуляторами
• Параллельный умножитель 17 х 17 бит совместно с 40-битным декадным сумматором обеспечивают неконвейерное умножение со сложением (MAC) за один цикл
• Модуль сравнения, выборки и хранения (Compare, Select, and Store Unit (CSSU)) для операций Сложения/Сравнения выборки (Add/Compare Selection) операторов Витерби
• Возведение в экспоненту для вычисления значения экспоненты 40-битного аккумулятора за один цикл
• Два генератора адреса с восемью вспомогательными регистрами и двумя вспомогательными модулями регистровой арифметики (ARAU)
• Шина данных с активной подтяжкой (Bus Holder)
• Шина адреса с активной подтяжкой (Bus Holder)
• Расширенный режим адресации, максимальное адресуемое пространство внешней памяти до 8M х 16 бит
• Максимальное адресуемое пространство 192K х 16 бит (64K слов программной памяти, 64K слов данных и 64K слов I/O)
• Встроенное ПЗУ, частично конфигурируемое для памяти программ/данных
• Встроенное двухпортовое ОЗУ
• Встроенное однопортовое ОЗУ
• Инструкции Повтор (Repeat) и Повтор блока (Block-Repeat) для программного кода
• Инструкции перемещения блоков памяти (Block-Memory-Move) для облегчения работы с памятью программ и данных
• Инструкции с операндами разрядностью 32 бит
• Инструкции с двумя и тремя операциями чтения операндов
• Арифметические инструкции c параллельной загрузкой и параллельным хранением
• Инструкции условного хранения
• Быстрый возврат из прерываний
• Встроенные периферийные устройства:
  • Программируемые задержки и программируемое переключение банков
  • Встроенный генератор с ФАПЧ с возможностью тактирования как от внутреннего, так и от внешнего источника
  • Последовательный порт с временным разделением (TDM)
  • Буферизованный последовательный порт (BSP)
  • 8-битный параллельный порт управляющего процессора (HPI)
  • 16-битный таймер
  • Управляемое отключение внешнего ввода/вывода (XIO) позволяет запрещать внешнюю шину данных, адреса и управления
• Режимы управления потреблением при помощи инструкций IDLE1, IDLE2 и IDLE3
• Программируемое отключение выхода CLKOUT
• Поддержка периферийного сканирования по стандарту JTAG †
• Время выполнения однотактовых инструкций с фиксированной точкой 12.5 нс (80 MIPS) при напряжении питания 3.3В
• Время выполнения однотактовых инструкций с фиксированной точкой 10 нс (100 MIPS) при напряжении питания 3.3В и напряжении питания ядра 2.5В
• Время выполнения однотактовых инструкций с фиксированной точкой 8.3 нс (120 MIPS) при напряжении питания 3.3В и напряжении питания ядра 2.5В
• Варианты корпусов
  • 144-выводный корпус Plastic Thin Quad Flatpack (TQFP) (суффикс PGE)
  • 144-выводный корпус Ball Grid Array (BGA) (суффикс GGU)

¹ - Стандарт IEEE 1149.1-1990

Расположение выводов:

Общее описание:

Цифровой сигнальный процессор с фиксированной точкой TMS320VC549 имеет улучшенную Гарвардскую архитектуру, обладая одной шиной программной памяти и тремя шинами данных. Кроме этого, он содержит арифметическо-логическое устройство (АЛУ) с повышенным параллелизмом, специализированные аппаратные модули, встроенную память и дополнительные периферийные устройства. Также отличительной особенностью данного ЦСП является узкоспециализированный набор инструкций, позволяющий достичь высоких скоростей обработки и повысить гибкость использования.

Раздельные пространства программы и данных обеспечивают высокую степень параллелизма, позволяя раздельный доступ к программным инструкциям и данным. За один такт выполняется две операции чтения и одна операция записи. Дополнительные возможности данной архитектуры раскрываются при использовании операций с параллельным хранением и других специализированных инструкций. Кроме этого, возможен обмен данными между пространствами программы и данных. Расширенный параллелизм поддерживается мощным набором арифметических, логических и битовых операций, выполняемых за один такт. Также процессор TMS320VC549 содержит механизмы управления прерываниями, повторяемыми операциями и вызовами функций.

Дополнительная информация о процессоре содержится в руководстве пользователя TMS320C54x, TMS320LC54x, TMS320VC54x Fixed-Point Digital Signal Processors (номер документа SPRS039), в котором рассматриваются общие черты семейства. Отличительные особенности каждого из представителей семейства описаны в соответствующей документации на конкретный процессор.

Документация:

		900 kB Engl Полное описание микросхем TMS320VC549
		RUS Контроллеры семейства C5000. Архитектура