TMS320VC5410

Цифровой процессор для обработки сигналов с фиксированной запятой

Отличительные особенности:

• Усовершенствованная многошинная архитектура с тремя раздельными 16-разрядными шинами памяти данных и одной шиной памяти программ
• 40-разрядное арифметико-логическое устройство (АЛУ), в т.ч. 40-разрядное сдвиговое устройство и два независимых 40-разрядных аккумулятора
• Параллельное умножающее устройство 17 х ?17 бит в сочетании с 40-разрядным накопителем суммы позволяет выполнить операцию неконвейеризированного умножения- накопления (MAC) за один цикл
• Шифратор порядка для вычисления порядка значения в 40-разрядном аккумуляторе за один цикл
• Два генератора адреса с 8 вспомогательными регистрами и 2 вспомогательными блоками регистровой арифметики (ARAU)
• Шина данных с функцией удержания предыдущих уровней на шине адреса при переходе шины в высокоимпедансное состояние
• Расширенный режим адресации для адресации внешнего пространства размером до 8 миллионов слов по 16 бит
• 64K x 16 бит встроенного ОЗУ, состоящего из:
  • четырех блоков размером 2K х ?16 бит двухпортового ОЗУ данных/программы
  • семи блоков размером 8K х ?16 бит однопортового ОЗУ данных/программы
• Встроенное ПЗУ 16к х 16 бит, сконфигурированное как память программ
• Инструкции для выполнения повторяющихся операций
• Инструкции копирования блока памяти для лучшего управления программой и данными
• Инструкции с длинными словами (32 бит)
• Инструкции с чтением двух или трех операндов
• Арифметические инструкции с параллельной записью и параллельным чтением
• Инструкции условной записи
• Быстрый возврат из прерывания
• Встроенные периферийные устройства
  • Программируемый генератор состояний ожидания и программируемое переключение банков
  • Встроенный тактовый генератор с программируемой схемой ФАПЧ с внутренним задающим генератором или внешним источником синхронизации
  • Один 16-разрядный таймер
  • 6-канальный контроллер прямого доступа к памяти (ПДП)
  • Три многоканальных буферизованных последовательных порта (McBSP)
  • 8-разрядный расширенный параллельный интерфейс хост-порта (HPI8)
  • Расширенный внешний параллельный интерфейс (XIO2)
• Управление потребляемой мощностью с помощью инструкций перевода в экономичные режимы работы IDLE1, IDLE2 и IDLE3
• Управление отключением CLKOUT
• Встроенная логика эмуляции на основе стандарта граничного сканирования IEEE 1149.1 (JTAG)
• 144-выводной низкопрофильный корпус LQFP (суффикс PGE)
• 176-выводной корпус MicroStar BGA? (суффикс GGW)
• Время выполнения однотактной инструкции с фиксированной точкой 10 нс (100 млн. операций в секунду)
• Напряжение питания ввода-вывода 3.3В, напряжение питания ядра 2.5

Структурная схема:

Расположение выводов в 176-выводном корпусе GGW MicroStar BGA (вид снизу):

Расположение выводов в 144-выводном низкопрофильном корпусе LQFP (вид сверху):

Общее описание:

TMS320VC5410 - цифровой процессор для обработки сигналов (ЦПОС) с фиксированной запятой, который выполнен на основе прогрессивной модернизированной гарвардской архитектуры, которая использует одну шину памяти программ и три шины памяти данных. Данный процессор содержит арифметико-логическое устройство (АЛУ), который отличается высокой степенью параллелизма, специализированную аппаратную логику, встроенную память и дополнительные встроенные периферийные устройства. Основой операционной гибкости и быстродействия данного ЦПОС является высоко специализированный набор инструкций.

Разделение пространств памяти программ и данных делает возможным осуществление одновременного доступа к инструкциям и данным, обеспечивая более высокую степень параллелизма. Две операции чтения и одна операция записи могут выполняться за один цикл. Инструкции с параллельной записью и специализированные инструкции могут полностью использовать данную архитектуру. Кроме того, данные могут передаваться между пространствами памяти данных и памяти программ. Такой параллелизм поддерживается при выполнении арифметических, логических и битовых операций, обеспечивая их исполнение за один машинный цикл. TMS320VC5410 также поддерживает механизмы управления прерываниями, повторяющимися операциями и вызовами функций.

Документация:

		947 kB Engl Полное описание микросхем TMS320VC5410
		RUS Контроллеры семейства C5000. Архитектура