TMS320C6414T, TMS320C6415T, TMS320C6416T

Цифровые сигнальные процессоры с фиксированной точкой

Отличительные особенности:

• Самая высокая производительность среди цифровых сигнальных процессоров (ЦСП) с фиксированной точкой
  • Время выполнения инструкции 1.67, 1.39, 1 нс
  • Тактовая частота 600, 720 МГц, 1 ГГц
  • Восемь 32-разрядных инструкций, выполняющихся за один цикл
  • 28 операций за цикл
  • 4800, 5760, 8000 млн. операций в секунду
  • Полная программная совместимость с C62x™
  • Совместимость по расположению выводов с C6414/15/16
• Расширения VelociTI.2™ для VelociTI™ усовершенствованного очень длинного слова инструкции (VLIW) ядра ЦСП (цифровой сигнальный процессор) TMS320C64x™
  • Восемь независимых функциональных блоков с расширениями VelociTI.2™:

    - Шесть АЛУ (32-/40-разр.), каждый поддерживает одно 32-разр., два 16-разр. или четыре 8-разр. арифметических действия за один такт

    - Два умножающих устройства поддерживают четыре умножения 16 x 16-разр. (32-разр. результат) за один такт или восемь умножений 8 x 8-разр. (16-разр. результат) за один такт

  • Архитектура "чтения-записи " с поддержкой "без выравнивания"
  • 64 32-разр. универсальных регистра
  • Упаковка инструкций уменьшает размер кода
  • Все инструкции условия
• Отличительные особенности набора инструкций
  • Байтно-адресуемый (8-/16-/32-/64-разр. данные)
  • 8-разр. защита от переполнения
  • Извлечение, установка, сброс битового поля
  • Нормализация, насыщение, счет бит
  • Увеличенная ортогональность VelociTI.2™
• VCP [только для C6416T]
  • Поддерживает свыше 600 7.95 кбит/с AMR
  • Программируемые параметры кода
• TCP [только для C6416T]
  • Поддерживает до семи 2 Мбит/с 3GPP (6 итераций)
  • Программируемый турбо код и параметры декодирования
• Архитектура памяти L1/L2
  • 128 кбит (16 кбайт) L1P кэш-памяти программ (табличная память)
  • 128 кбит (16 кбайт) L1D кэш-памяти данных (2-путевой ассоциативный набор)
  • 8 Мбит (1024 кбайт) L2 объединенных ОЗУ/кэш-памяти (гибкое распределение)
• Два интерфейса внешней памяти (EMIF)
  • Один 64-разр. (EMIFA), один 16-разр. (EMIFB)
  • "Бесшовный" интерфейс к асинхронной памяти (статическое ОЗУ и ЭППЗУ) и синхронной памяти (SDRAM, SBSRAM, ZBT SRAM и FIFO)
  • 1280 Мбайт общего адресуемого объема внешней памяти
• Контроллер расширенного прямого доступа к памяти (EDMA) (64 раздельных канала)
• Интерфейс хост-порта (HPI)
  • Конфигурируемая пользователем разрядность шины (32-/16-разр.)
• 32-разр./33-МГц, 3.3В ведущий/подчиненный интерфейс PCI, отвечающий требованиям 2.2 к PCI [C6415T/C6416T]
  • Три адресных регистра PCI-шины:

    - Память с упреждающей выборкой

    - Ввод-вывод в память без упреждающей выборки

  • Четырехпроводной последовательный интерфейс ЭСППЗУ
  • Запрос на прерывание PCI под программным управлением ЦСП
  • Прерывание ЦСП через цикл ввода-вывода PCI
• Три многоканальных буферизованных последовательных порта
  • Непосредственное подключение к фреймерам T1/E1, MVIP, SCSA
  • До 256 каналов каждый
  • Переключение ST-шины, совместимость с AC97
  • Совместимость с последовательным интерфейсом SPI (Motorola™)
• Три 32-разр. универсальных таймера
• UTOPIA [только для C6415T/C6416T]
  • UTOPIA 2 уровня подчиненный ATM-контроллер
  • 8-разр. прием и передача на частоте 50 МГц на одно направление
  • Определяемый пользователем формат ячейки до 64 байт
• 16 универсальных линий ввода-вывода
• Гибкий тактовый генератор с ФАПЧ
• Поддержка встроенной отладки в соответствии с IEEE-1149.1 через интерфейс JTAG
• 532-выв. корпус BGA (суффикс GLZ), шаг выводов 0.8 мм
• 0.09 мкм/7-уровневый КМОП процесс
• Питание ввода-вывода 3.3В, внутр. питание 1.1В (600 МГц)
• Питание ввода-вывода 3.3В, внутр. питание 1.2В (720 МГц, 1 ГГц)

Блок-схема:

Расположение выводов:

Общее описание:

ЦСП TMS320C64x™ (в т.ч. TMS320C6414T, TMS320C6415T и TMS320C6416T) - ЦСП самой высокой производительности среди поколения ЦСП с фиксированной точкой, выполненных на платформе ЦСП TMS320C6000™. TMS320C64x™ (далее C64x™) основан на высокопроизводительной архитектуре второго поколения усовершенствованного VelociTI™ очень длинного слова инструкции VLIW (VelociTI.2™). VelociTI.2™ разработана Texas Instruments (TI), делая данный ЦСП превосходным выбором для цифровых медиа-приложений. C64x™ - совместимый по коду программы представитель платформы ЦСП C6000™.

За счет производительности 8000 млн. инстр. в секунду (MIPS) при тактовой частоте 1ГГц С64х представляет собой выгодное по стоимости решение проблем программирования высокопроизводительных ЦСП. ЦСП С64х обладает гибкостью функционирования высокопроизводительных контроллеров и вычислительной способностью векторных процессоров. Ядро ЦСП C64x™ имеет 64 регистра общего назначения с 32-разр. длиной слова и восемь функционально независимых блоков- два умножающих устройства с 32-разр. результатом и шесть арифметико-логических устройства (АЛУ)- с расширениями VelociTI.2™. Расширения VelociTI.2™ в восьми функциональных блоках представляют новые инструкции для ускорения обработки данных в видео и отображающих приложениях и расширяют параллелелизм архитектуры VelociTI™. С64х может выполнить четыре аккумулирования 32-разр. результата умножения (MAC) за один цикл для достижения общей производительности 4000 млн. MAC в секунду (MMAC) или восемь 8-разр. MAC за один цикл для достижения общей производительности 8000 MMAC. ЦСП C64x также содержит специализированную аппаратную логику, встроенную память и дополнительные периферийные устройства подобные другим ЦСП на платформе C6000™.

ЦСП C6416T имеет два встроенных высокопроизводительных сопроцессора [сопроцессор декодера Viterbi (VCP) и сопроцессор турбо декодера (TCP)], которые существенно ускоряют работу внутреннего декодирования канала. VCP работает на частоте ЦПУ поделенной на 4, тем самым позволяя декодировать свыше 600 адаптивных многоскоростных (AMR) [K = 9,R = 1/3] голосовых каналов со скоростью 7.95 кбит/с. VCP поддерживает длину связи K = 5, 6, 7, 8 и 9, скорости R = 1/2, 1/3 и 1/4, а также гибкие многочлены, при этом генерируя результат аппаратно или программно. TCP работает на частоте ЦПУ поделенной на 2 и может декодировать до 36 каналов со скоростью 384 кбит/с или до 7 каналов с турбо кодированием на скорости 2 Мбит/с (допуская 6 итераций). TCP реализует алгоритм "max*log-map" и разработан для поддержки всех полиномов и скоростей, требуемых в Третьем Поколении Партнерских Проектов (3GPP и 3GPP2). Параметры декодирования, такие как число итераций и критерий останова также могут программироваться. Связь между VCP/TCP и ЦПУ выполняется через контроллер расширенного прямого доступа к памяти EDMA.

C64x использует двухуровневую архитектуру кэширования, а также содержит мощный и многообразный набор периферийных устройство. Кэш программы 1 уровня (L1P) - 128 кбит табличной кэш-памяти, кэш данных 1 уровня (L1D) -128 кбит 2-путевого кэша с ассоциативным набором. 2 уровень памяти/кэша (L2) состоит из 8 Мбитного пространства памяти, которое используется и как память программ и как память данных. Память L2 может конфигурироваться как табличная память или сочетание кэша (до 2556 кбайт) и табличной памяти. В набор периферийных устройств входят: три многоканальных буферизованных последовательных порта (McBSPs); 8-разрядный универсальный проверочный и операционный PHY-интерфейс для режима асинхронной передачи (ATM) подчиненного [UTOPIA] порта [только для C6415T/C6416T]; три 32-разр. универсальных таймера; конфигурируемый пользователем 16-разр. или 32-разр. интерфейс хост-порта (HPI16/HPI32); интерфейс внутренней связи периферийных компонентов (PCI) [только для C6415T/C6416T]; порт универсального ввода-вывода (GPIO) с 16 линиями; два интерфейса внешней памяти (64-разр. EMIFA и 16-разр. EMIFB), каждый из которых может непосредственно подключиться к синхронной и асинхронной памяти и периферийным устройствам.

C64x поддерживается полным набором средств для проектирования, в т.ч.: усовершенствованный Си-компилятор, учитывающий специфические расширения С64х, оптимизатор ассемблирования для упрощения программирования и планирования, а также Windows-интерфейс отладчика для наглядности хода выполнения исходного кода.

Информация для заказа:

Документация:

2072kB Engl Полное описание микросхем