Описание USBN9603/USBN9604
USBN9603/USBN9604- интегрированные контроллеры узлов USB. В отличие от других механизм сброса схемы генерации тактовых импульсов, обоих устройств идентичны. Все ссылки "на устройство" в этом документе относятся к обоим устройствам, кроме специальных примечаний.
Устройство обеспечивает улучшенную поддержку DMA с различными возможностями автоматической обработки данных. Устройство совместимо с USB версий 1.0 и 1.1, и расширенной версией USBN9602.
Устройство совместило в себе необходимый USB приёмопередатчик с 3.3В регулятором, механизм последовательного интерфейса (SIE), FIFO конечных точек (EP) USB, универсальный 8-разрядный интерфейс, генератор тактовых импульсов и интерфейс MICROWIRE/PLUS™. Поддерживаются семь программных каналов конечных точек: один для принудительного управления конечной точкой и шесть для поддержки прерываний, массовых и равно временных конечных точек. Каждый канал конечной точки имеет предназначенный для него FIFO, 8 байтов для управления конечной точкой и 64 байта для других конечных точек. 8-разрядный параллельный интерфейс поддерживает мультиплексированные и немультиплексированные типы шин адреса/данных CPU. Выходная схема программируемых прерываний позволяет сконфигурировать устройство для различных требований передачи сигналов прерываний.
Отличительные особености:
- Низкий уровень электромагнитных помех, низкий ток в режиме ожидания, генератор 24 МГц
- Улучшенный механизм DMA
- Полностью статический режим HALT (остановка) с асинхронным запуском для операций снабжения шины питанием
- Работа при 3.3В или 5В
- Улучшенный регулятор напряжения диапазона входного сигнала 3.3В
- Все однонаправленные FIFO размером 64 байта
- Сброс при включении питания и счётчик задержки запуска упрощают проектирование систем
- Простая модель программирования управляется внешним контроллером
- Устройство доступно в двух корпусах
- USBN9603/4SLB: маленькая площадь основания для новых проектов и портативных приложений
- USBN9603/4-28M: стандартный корпус, совместимый по контактам с USBN9602-28M
Блок схема
Особенности
- Быстродействующее устройство узлов USB
- Интегрированный приёмопередатчик USB
- Устройство поддерживает 24 МГц схему генератора с внутренней схемой генерации на 48 МГц
- Программируемый генератор тактовых импульсов
- Механизм последовательного интерфейса (SIE) состоит из интерфейса физического уровня (PHY) и контроллера уровня сетевой архитектуры, который осуществляет сетевой доступ и обнаружение конфликтов (MAC), поддерживает спецификацию USB 1.0 и 1.1
- Регистровый файл управления/состояния
- Функциональный контроллер USB с семью конечными точками FIFO:
- Одна двунаправленная конечная точка управления 0 (8 байтов)
- Три конечных точки передачи (64 байта каждая)
- Три конечных точки приёма (64 байта каждая)
- 8-разрядный параллельный интерфейс с двумя режимами выбора:
- Немультиплексированный
- Мультиплексированный (совместим с Intel)
- Улучшенная поддержка DMA
- Режим автоматического DMA (ADMA) для полной CPU-независимой передачи больших объёмов или ISO пакетов
- Контроллер DMA, вместе с логикой ADMA, может передавать большие блоки в 64-байтных пакетах через USB
- Автоматическое переключение / проверка пропорционально-интегрально-дифференциального регулирования данных (PID) и восстановление пакета при отсутствии подтверждения приема (NAK) (максимум 256x64 байтов данных = 16Кб)
- Интерфейс MICROWIRE/PLUS
1.0 Описание и сигналы/подключение выводов
1.1 Схема соединений
 USBN9603/4SLB USBN9603/4-28M
1.2 Описание сигналов / выводов
1.2.1 Напряжение питания
| I/O |
Наименование |
Описание |
NA |
VCC |
Цифровое напряжение питания (VCC).
Сброс по включению питания обнаруживается, когда входное напряжение того же
уровня, что и GND и затем увеличивается до требуемого уровня VCC. Сброс по
включению питания сбрасывает все регистры в их исходное состояние, после
сброса генератора тактовых импульсов и останова выхода CLKOUT на 214 XIN
тактовых импульсов. В течение этого времени внутренние регистры не доступны. |
| NA |
GND |
Цифровое напряжение питания (GND). |
| NA |
AGND |
Аналоговое напряжение питания (GND). |
NA |
V3.3 |
3.3 В напряжение питания приёмопередатчика. Этот вывод можно использовать в качестве 3.3 В регулятора выходного напряжения. Регулятор предназначен для питания только внутреннего приёмопередатчика и одного внешнего повышения напряжения. Внешний 1 мкФ развязывающий конденсатор необходим на этот вывод.
Регулятор выходного напряжения отключён на время сброса. Когда внутренний
регулятор напряжения остаётся отключённым, этот вывод должен использоваться
как вход напряжения питания 3.3 В для внутреннего приёмопередатчика. Это
действует для 3.3 В операций. |
1.2.2 Осциллятор, генератор тактовых импульсов и сброс
| I/O |
Наименование |
Описание |
| NA |
XIN |
Вход кварцевого осциллятора. Вход для внутренней схемы 24 МГц кварцевого осциллятора. |
| NA |
XOUT |
Выход кварцевого осциллятора. |
O |
CLKOUT |
Выход генератора тактовых импульсов. Этот программируемый выход
генератора тактовых импульсов может быть отключён и сконфигурирован для
различной скорости через регистр конфигурации генератора тактовых импульсов.
После сброса по включению питания и аппаратного сброса (RESET), выводится 4
МГц тактовый сигнал (это может быть разрыв начальной фазы). В USBN9604
аппаратный сброс приводит к остановке CLKOUT на 214 XIN тактовых импульсов пока
внутренняя система автоматической подстройки по задержке (DLL)
синхронизируется с внешней эталонной тактовой частотой. |
__
I |
______
RESET |
Сброс. Активный уровень – низкий, RESET –
аппаратный сброс, который приводит к сбросу всех регистров устройства,
приводя их в исходное состояние. Действие аппаратного сброса USBN9604
идентично сбросу по включению питания. Формирование сигнала обеспечивается на
этом входе, для использования простой RC схемы сброса по включению питания. |
Схема осциллятора
Выводы XIN и XOUT могут быть подключены, чтобы сделать замкнутый 24 МГц, генератор с кварцевой стабилизацией частоты. Попеременно, внешний 24 МГц источник тактовых импульсов может использоваться как вход тактовых импульсов устройства. Внутренний кварцевый осциллятор использует основную частоту кварца 24 МГц. Типовые значения компонентов схемы кварцевого генератора см. в таблице 1 и на рисунке 1. Для использования специфического кварцевого генератора, необходимо проконсультироваться у производителя для рекомендуемых значений компонентов.
Если используется внешний источник тактовых импульсов, то он присоединяется к выводу XIN. Вывод XOUT должен остаться не подключённым. Паразитная емкость и индуктивность должна быть как можно ниже в схеме осциллятора. Длина трас должна быть минимальной, это осуществляется размещением кварцевого генератора и внешних компонентов как можно ближе к выводам XIN и XOUT.
Таблица 1. Приблизительные значения компонентов
| Компонент |
Параметры |
Значения |
Допустимое отклонение |
| Кварцевый резонатор |
Резонансная частота |
24 МГц |
2500 ppm (максимум) |
| Тип |
Кристалл, срезанный
под 35 градусов к оси z (AT-Cut) |
| Максимальное последователь-ное сопротивление |
50 Ом |
| Максимальная шунтирующая ёмкость |
10 пФ |
| Ёмкость нагрузки |
20 пФ |
| Резистор R1 |
|
1 МОм |
±5% |
| Резистор R2 |
|
0 |
NA |
| Конденсатор C1 |
|
15 пФ |
±20% |
| Конденсатор C2 |
|
15 пФ |
±20% |
Внешние элементы
Конденсаторы C1 и C2 (см. рисунок 1) выбираются исходя из ёмкости нагрузки кварцевого генератора. Ёмкость нагрузки CL "видимая" кварцевым генератором складывается из C1 последовательно с C2, и параллельно с паразитной ёмкостью схемы. Паразитная ёмкость возникает из-за корпуса микросхемы, печатной платой и разъёма, и может варьироваться от 0 до 8 пФ. Эмпирическое правило при выборе этих конденсаторов:
CL = (C1 * C2) / (C1 + C2) + Cпаразитное
Рисунок 1. Типовая схема осциллятора
1.2.3 Порт USB
| I/O |
Наименование |
Описание |
| I/O |
D+ |
Входной порт USB D+. Этому контакту требуется внешнее нагрузочное
сопротивление 1.5 КОм для 3.3 В быстродействующих операций. |
| I/O |
D- |
Входной порт USB D- |
1.2.4 Микропроцессорный интерфейс
| I/O |
Наименование |
Описание |
| I |
MODE1-0 |
Интерфейсный режим. Каждый из этих выводов должен быть
схемно-подключена к VCC или GND для выбора интерфейсного режима:
MODE1-0 = 00. Режим 0: Немультиплексорный параллельный интерфейсный режим.
MODE1-0 = 01. Режим 1: Мультиплексорный параллельный интерфейсный режим.
MODE1-0 = 10. Режим 2: Интерфейсный режим MICROWIRE.
MODE1-0 = 11. Режим 3: Зарезервирован.
Примечание: Режим 3 также выбирает интерфейсный режим MICROWIRE в
USBN9602, но этот режим должен быть зарезервирован, чтобы обеспечить
совместимость с будущими устройствами. |
| I |
_____
DACK |
Подтверждение приёма DMA. Этот активный по низкому уровню сигнал используется, только если разрещён DMA. Если DMA не используется, то этот вывод должен быть соединён с VCC. |
| O |
DRQ |
Запрос DMA. Этот вывод используется для запроса DMA, только если
разрещён DMA. |
| O |
INTR |
Прерывание. Режим сигналов прерываний (активный по высокому
уровню, активный по низкому уровню или открытый коллектор) может быть
сконфигурирован через главный регистр управления. Во время сброса этот сигнал
в третьем состоянии. |
| I |
___
CS |
Выбор микросхемы. Активный по низкому уровню выбор микросхемы. |
| I |
___
RD |
Чтение. Активный по низкому уровню строб чтения, параллельный
интерфейс. |
| I |
___
WR |
Запись. Активный по низкому уровню строб записи, параллельный
интерфейс. |
| SK |
Импульс с382га MICROWIRE. Режим 2 |
| I |
A0 |
Линия адресной шины A0. Режим 0, параллельный интерфейс. |
| ALE |
Разрешающая адресная защёлка. Режим 1, параллельный интерфейс. |
| SI |
Последовательный вход MICROWIRE. Режим 2.
|
| I/O |
D0 |
Линия шины данных D0. Режим 0. |
| AD0 |
Линия шины адреса/данных AD0. Режим 1. |
| SO |
Последовательный выход MICROWIRE. Режим 2. |
| I/O |
D1 |
Линия шины данных D1. Режим 0. |
| AD1 |
Линия шины адреса/данных AD1. Режим 1. |
| I/O |
D2 |
Линия шины данных D2. Режим 0. |
| AD2 |
Линия шины адреса/данных AD2. Режим 1. |
| I/O |
D3 |
Линия шины данных D3. Режим 0. |
| AD3 |
Линия шины адреса/данных AD3. Режим 1. |
| I/O |
D4 |
Линия шины данных D4. Режим 0. |
| AD4 |
Линия шины адреса/данных AD4. Режим 1. |
| I/O |
D5 |
Линия шины данных D5. Режим 0. |
| AD5 |
Линия шины адреса/данных AD5>. Режим 1. |
| I/O |
D6 |
Линия шины данных D6. Режим 0. |
| AD6 |
Линия шины адреса/данных AD6. Режим 1. |
| I/O |
D7 |
Линия шины данных D7. Режим 0. |
| AD7 |
Линия шины адреса/данных AD7. Режим 1. |
|
