В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

 
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации




Главная страница > Обзоры по типам > Микроконтроллеры > 68300 > Архитектура
Пересюхтюмя


13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





Выставка Передовые Технологии Автоматизации


Модуль последовательного интерфейса QSM

Модуль QSM (рис.3.13) содержит синхронный и асинхронный последовательный порты, подключаемые к внутренней шине микроконтроллера через блок интерфейса и управления. Связь с внешними устройствами обеспечивается через порт QS, который может также использоваться для параллельного ввода-вывода данных. Основные блоки QSM - последовательные порты работают аналогично портам SCI, SPI в микроконтроллерах семейств 68HC05, 08, 11. Однако функциональные возможности этих портов расширены с помощью некоторых изменений в их структуре.

Рис. 3.13. Структура модуля последовательного интерфейса QSM

Наиболее значительным изменением является введение в состав синхронного последовательного порта буферного ОЗУ емкостью 80 байт, из-за чего данный порт называется буферизованным (QSPI). С помощью этого ОЗУ организуется очередь данных, обеспечивающая последовательные передачу и прием до 16 байт без участия процессора. Кроме того, при синхронной передаче возможно формирование четырех отдельных сигналов выборки PCS3-0, которые позволяют после дешифрации выполнить обращение к 16 различным устройствам.
    В связи с расширением функциональных возможностей QSM частично изменены состав и назначение регистров портов. Модуль QSM содержит семь 8-разрядных и девять 16-разрядных регистров, адреса которых располагаются в адресном пространстве $*FFC00-FFD4F (табл. 3.24). В этом же пространстве размещаются адреса ячеек буферного ОЗУ. Путем записи и считывания содержимого этих регистров и ячеек ОЗУ процессор управляет работой модуля QSM и обеспечивает ввод-вывод данных. Уровень доступа к регистрам и ячейкам ОЗУ обозначен символами S - доступны только для процессора в режиме супервизора, S/U - доступ определяется значением бита SUPV в регистре QMCR (рис. 3.14,а).

Таблица 3.24. Адреса и уровень доступа регистров модуля QSM

Адрес Регистр Уровень доступа
$*FFC00 QMCR S
$*FFC02 QTEST S
$*FFC04,05 QILR QIVR S
$*FFC06 Резервировано S/V
$*FFC08 SCCR0 S/V
$*FFC0A SCCR1 S/V
$*FFC0C SCSR S/V
$*FFC0F SCDR S/V
$*FFC10-12 Резервировано S/V
$*FFC15 - QPDR S/V
$*FFC16,17 QPDR QDDR S/V
$*FFC18 SPCR0 S/V
$*FFC1A SPCR1 S/V
$*FFC1C SPCR2 S/V
$*FFC1E,1F SPCR3 SPSR S/V
$*FFC20-FF Резервировано S/V
$*FFD00-1F ОЗУ приемника S/V
$*FFD20-3F ОЗУ передатчика S/V
$*FFD40-4F ОЗУ команд S/V